17 0 1020 KB
COUNTER Dwi Marta Ardiyanti / 161810201069 / Kelompok 6 Jurusan Fisika Fakultas Matematika dan Ilmu Pengetahuan Alam Universitas Jember [email protected] Abstract Rangkaian dasar sering kali ditemukan dalam rangkaian elektronik pada masa sekarang ini, salah satunya adalah gerbang logika. Gerbang logika adalah dasar dari pembentuk sistem elektronika digital yang berfungsi untuk mengubah satu atau beberapa input menjadi sebuah sinyal output logis. Counter merupakan sebuah aplikasi dari rangkaian flip-flop yang memiliki fungsi sebagai pencacah atau penghitung baik menghitung naik (up counting) maupun menghitung turun (down counting). Percobaan ini menggunakan dua rangkaian, yaitu synchronous counter dan asynchronous counter 3 bit.
Pada
praktikum kali ini menggunakan IC 7408, IC 555, dan IC 74LS112 untuk menguji tabel kebenaran rangkaian synchronus counter dan asynchronus counter. IC 555 digunakan sebagai timer atau pewaktu dan pulse generator, sedangkan IC 74LS112 digunakan sebagai gerbang JK flip-flop. Hasil yang diperoleh berdasarkan tabel hasil dapat diketahi bahwa percobaan yang dilakukan dinyatakan berhasil dan sesuai dengan referensi. Keyword : Gerbang Logika, Counter, Synchronus Counter, Asynchronus Counter. 1.
Latar Belakang Gerbang
Logika
satu atau beberapa masukan logik ditemukan
menjadi
sebuah
sinyal
keluaran
Gerbang
logika
terutama
Pertama kali oleh Dean Christiano
logik.
pada tahun 1782-1879. Gerbang
diimplementasikan secara elektronis
logika atau gerbang logik adalah
menggunakan diode atau transistor,
suatu entitas dalam elektronika dan
akan tetapi dapat pula dibangun
matematika Boolean yang mengubah
menggunakan susunan komponen-
komponen yang memanfaatkan sifat-
Kelemahan flip-flop SR adalah
sifat elektromagnetik (relay), cairan,
munculnya output yang tidak dapat
optik
didefinisikan ketika input S dan R
dan
bahkan
mekanik
(Widjanarka, 2006).
tinggu untuk jenis NOR dan rendah
Kemampuan komputer untuk membedakan
nilai
1
dikembangkan untuk mengantisipasi
berdasarkan tegangan listrik dapat
keadaan terlarang yang terjadi pada
digunakan untuk membentuk fungsi
flipflop SR. Penggunaan flip-flop JK
lain
mengkombinasikan
akan menimbulkan masalah jika
berbagai sinyal logika yang berbeda
sinyal input J dan K diberikan secara
untuk menghasilkan suatu rangkaian
bersama0sama dengan sinyal clock
yang
proses
pemicu. Contoh dari peristiwa yang
tersendiri. Nilai 0 memiliki arti OFF
menimbulkan masalah adalah jika
dan
ON.
flip-flop
yang
keadaan SET sehingga input nya
dan
dalam keadaan tinggi (J=1) dan input
menghasilkan sinyal keluaran dari
K diberikan dalam keadaan rendah
logika
(K=0).
dengan
memiliki nilai
1
Rangkaian
0
dan
untuk jenis NAND. Flip-flop JK
logika merupakan
sederhana
memproses
sinyal
tertentu
masukan
disebut
gerbang
JK
dioperasikan
Sinyal
pemicu
dalam
flipflop
logika. Gerbang logika merupakan
termasuk dalam sinyal input ketika
diagram
diumpankan ke input flip-flop tidak
digital
blok yang
simbol
rangkaian
memproses
sinyal
langsung
bernilai
tinggi,
namun
masukan menjadi sinyal keluaran
memerlukan waktu tertentu atau
dengan perilaku tertentu. Gerbang
mengalami
logika
mencapai
dalam
elektronika
digital
dapat dibagi menjadi dua yaitu gerbang logika dasar dan gerbang logika universal. Aplikasi dari pintu gerbang logika adalah counter yang berguna untuk penghitung maju atau mundur
dan
(Sumarna,2010).
flip
flop
penundaan
dalam
keadaan
stabil
(Widjarnaka, 2006).
Gambar 1.1 Diagram Logika JK
Menurut pengaktifan elemen
Flip-Flop
penyimpanannya,
(Sumber: Widjarnaka, 2006)
elemen
penyimpanan pencacah adalah flip-
Pencacah (Counter) merupakan
flop. Pencacah (counter) terbagi atas
suatu rangkaian logika (sekuensial)
beberapa jenis, terdapat pencacah
atau rangkaian sirkuit digital yang
jenis tak serempak atau pencacah tak
berbentuk chip yang berfungsi untuk
sinkron (asynchronous counter) dan
mencacah jumlah pulsa pada bagian
pencacah
jenis
input dan keluarannya dapat berupa
pencacah
sinkron
digit biner dengan saluran tersendiri
counter). Jenis dari pencacah lainnya
untuk setiap pangkat dua. Misalnya
adalah pencacah naik-turun (up-
20,21,22,
down counter) dan pencacah lingkar
dan
seterusnya
yang
umumnya dihasilkan dari oscillator. Penghitung
atau
pencacah
serempak
(synchronous
(ring counter) (Ibrahim, 1996).
ini
biasanya menggunakan pulsa secara
1.1
Pencacah
Tak
Serempak
biner murni (binary counter) atau
(Asynchronus Counter)
menghitung
Menurut
secara
atau
desimal
Maini
(2007),
terkodekan (decimal counter). Hal
menyatakan bahwa pencacah tak
ini
serempak
dikarenakan
counter
(Asyncronous
counter)
membutuhkan karakteristik memori.
disebut juga ripple counter, karena
Pewaktu
output masing-masing flip-flop yang
atau
peranan pengoperasian
timer
memegang
penting
dalam
counter
(Blocher,
2003).
digunakan
akan
bergulingan
(berubah kondisi dari 0 ke 1 atau sebaliknya) secara berurutan. Hal ini karena flip-flop yang paling ujung saja yang dikendalikan sinyal clocknya.
Gambar 1.2 Diagram Blok Pencacah Sederhana (Sumber : Blocher, 2003)
Sedangkan
sinyal
lainnya
diambil dari masing-masing flip-flop sebelumnya. penyusun
Elemen-elemen pada
pencacah
tak
serempak ini, yakni flip-flop bekerja
secara
tidak
serempak
ketika
dengan cara output Qnot sebagai
pencacah tersebut diberi input pulsa.
masukan
Pada
berikutnya.
pencacah
penundaan
tak
ialah
penundaan
serempak,
sama
clock
pada
flip-flop
dengan
flip-flop
yang
dijumlahkan. Asyncronous counter sendiri terbagi atas : 1.
Pencacah naik tak sinkron
2.
Pencacah turun tak sinkron
3.
Pencacah naik dan turun tak
Gambar 1.3 Diagram Pencacah Turun Tak-Sinkron (Sumber : Maini, 2007)
sinkron (up-down counter)
1.1.3 Pencacah Naik dan Turun (Up-
1.1.1 Pencacah Naik Tak Sinkron Dasar dari pencacah ini adalah flip-flop
JK
yang
dioperasikan
sebagai T flip-flop (flip-flop JK dalam kondisi toggle). Pada kondisi ini berlaku kedua input J dan K diberi
nilai
logika
“1”.
Dalam
keadaan demikian flip-flop JK akan berfungsi sebagai pembagi dua, atau dengan kata lain frekuensi output flip-flop JK tersebut sama dengan setengah
frekuensi
clock
yang
diberikan (Maini, 2007).
Dari pencacah naik dapat kita buat menjadi pencacah turun dengan cara yang dibaca bukan keluaran Q keluaran
Counter
up-down
asinkron
adalah rangkaian digital gabungan dari up counter dan down counter. Pencacah
ini
dapat
menghitung
bergantian antara up dan down karena
adanya
input
eksternal
sebagai control yang menentukan saat menghitung up dan down. Pada rangkaian up/down counter asinkron, output dari flip-flop sebelumnya menjadi input clock dari flip-flop berikutnya. Bila dioperasikan sebagai
1.1.2 Pencacah Turun Tak Sinkron
melainkan
Down Counter)
Qnot
atau
Up counter maka rangkain tersebut akan melewatkan output Q sebagai sinyal clock flip-flop berikutnya. Bila dioperasikan sebagai Down counter
yang
dilewatkan
adalah
Qnot. Up counter bekerja bila input
yang
disusun
sedemikian
kontrol Up = ‘1’ dan input kontrol
sehingga apa pun yang masuk ke
Down = ‘0’. Down counter bekerja
dalamnya
bila input kontrol Up = ‘0’ dan input
diingat di dalam perangkat tersebut.
kontrol Down = ‘1’ (Maini, 2007).
Penerapan
akan
rupa
terseimpan
salah
satu
atau
aplikasi
gerbang logika ini terdapat pada 1.2
Synchronous counter
RAM
Synchronous counter adalah
Memmory (Kasmawan, 2010).
sebuah
cara
sederhana
atau
Random
Access
untuk
Praktikum mengenai Counter
menerapkan logika untuk setiap bit
dilakukan untuk mengetahui cara
dari counter menaik untuk setiap bit
kerja
untuk beralih ketika semua bit
rangkaian
kurang
mengoperasikan
signifikan
berada
pada
atau
prinsip counter
kerja serta
asynchronus
dari dapat dan
keadaan logika tinggi. Synchronous
synchronus counter menjadi sebuah
counter pencacah yang flip-flopnya
rangkaian. Praktikan juga diharapkan
bekerja secara bersamaan. Semua
dapat menerapkan gerbang logika
flip-flop
ini
pada rangkaian elektronika yang
mendapatkan pulsa clock yang sama
digunakan dalam kehidupan sehari-
(dari satu sumber) secara bersamaan.
hari. Alat dan bahan yang digunakan
Karena
bekerja
pada percobaan counter diantaranya
secara bersamaan, sehingga pencacah
adalah IC 7404 (gerbang logika
ini bekerja lebih cepat (delay-nya
NOT), IC 7408 (Gerbang AND), IC
kecil) (Kurniawan , 2005).
7432
dalam
semua
pencacah
flip-flop
Aplikasi gerbang logika adalah counter
flip
flop.
(Gerbang
OR),IC
NAND),
IC
7400
74LS112
Counter
(Dual J-K flipflop), IC Regulator
berguna sebagai penghitung maju
7805, toggle switches, project board,
atau mundur. Contoh penerapan-nya
kabel penghubung, voltmeter, DC
seperti pada stopwatch, timer, dan
power supply, logic probe.
lain-lain.
dan
(Gerbang
Pergerakan
counter
dipengaruhi oleh pulsa-pulsa transisi.
2.
Metode Eksperimen
Flip flop adalah rangkaian logika
2.1
Alat dan Bahan
Alat
dan
Bahan
yang
digunakan pada praktikum counter adalah: 1.
keluaran
elektronika
dan
menghubungkannya
untuk
2.
sementara. IC TTL 7411
sebagai
IC
3.
masukan gerbang AND. IC TTL 7432 sebagai
IC
4.
masukan gerbang OR. IC TTL 7404 sebagai
IC
5.
masukan gerbang NOT. IC TTL 7400 sebagai
IC
6.
masukan gerbang NAND. IC TTL 74LS112 sebagai IC
7.
masukan JK Flip-Flop. IC Regulator 7805
pin
IC
digunakan
pada perakitan alat terutama pada tempat yang relatif kecil.
rangkaian yang digunakan untuk rangkaian
kaki
tersebut. 12. Toggle Switches,
Project Board sebagai papan meletakkan
dari
2.2
Desain Rangkaian Desain
rangkaian
yang
digunakan dalam praktikum cointer adalah sebagai berikut : 1.
Synchronus Counter
Gambar 2.1 Rangkaian Synchronus Counter 2.
Asynchronus Counter
sebagai
penurun tegangan pada sebuah 8.
perangkat elektronika. LED sebagai output keluaran
9.
yang akan diamati. Baterai sebagai supply daya
pada rangkaian. 10. Kabel Penghubung penghubung
antar
Gambar 2.2 Rangkaian Asynchronus Counter
sebagai komponen
rangkaian satu ke rangkaian lainnya. 11. Logic Probe, alat yang dapat menganalisa suatu rangkaian IC dengan cara menunjukkan logika
3.
J-K Flip-Flop
3.
Hasil dan Pembahasan
3.1
Hasil Hasil yang diperoleh setelah
melakukan praktikum counter adalah sebagai berikut : Gambar 2.3 Rangkaian JK Flip-Flop
Tabel
3.1
Hasil
rangkaian
Up
Synchronus Counter 2.3
Metode Analisis
up
2.3.1 Tabel Kebenaran
CLK
Q0
Q1
Q2
Desimal
Tabel 2.1 Tabel Rangkaian ]JK
1
0
0
0
0
Flip-Flop
2
0
0
1
1
3
0
1
0
2
4
0
1
1
3
5
1
0
0
4
6
1
0
1
5
7
1
1
0
6
8
1
1
1
7
J 0 0 1 1
K 0 1 0 1
X
Y
Qn
´ Qn
2.3.2 Parameter Keberhasilan Parameter keberhasilan yang harus dicapai adalah saat menguji
Tabel
tabel
Asynchronus Counter
kebenaran
masing-masing
rangkaian kombinasi gerbang logika dasar harus sesuai dengan literature
Q1
Q2
1 2 3 4 5 6 7 8
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
LED dapat menyala atau dalam keadaan high voltage. Pada keadaan lampu LED
akan
menyala warna merah. LED akan mati jika rangkaian dalam keadaan low voltage dan berwarna biru.
rangkaian
Q0
Rangkaian dapat dikatan benar jika
voltage
Hasil
CLK
yaitu dalam keadaan hidup atau mati.
high
3.2
3.2
Up
Desima l 0 1 2 3 4 5 6 7
Pembahasan Praktikum mengenai rangkaian
Counter dilakukan bertujuan untuk
membuktikan output yang dihasilkan
rangkaian flip-flop yang memiliki
pada
fungsi
kedua
rangkaian,
dan
sebagai
pencacah
atau
memahami cara kerja dari rangkaian
penghitung baik menghitung naik (up
synchronus dan asynchronus counter.
counting) maupun menghitung turun
Prinsip kerja dari praktikum ini yaitu
(down
dengan menggunakan IC 555 yanng
menggunakan dua rangkaian, yaitu
digunakan
sebagai
clock
atau
synchronous
rangkaian
pewaktu
dan
pulse
asynchronous
counting).
Percobaan counter
ini dan
counter
3
bit.
generator. Pada IC 555 ini terdapat 2
Perbedaan counter sinkron dengan
bagian, yaitu sebagai trigger yang
asinkron
digunakan
atau
sumber detak (clock) rangkaiannya,
perintah pada IC 555 sebagai tanda
jika counter sinkron maka clock
proses timer dimulai dan sebagai
untuk
threshold yang digunakan untuk
masing-masing
menentukan lama pewaktuan (timer).
secara
bersamaan,
Rangkaian
counter
counter
asinkron
menggunakan 2 buah IC 74LS112
masing
JKFF
sebagai JK flip-flop dan IC 7408
bergantian atau berantai.
untuk
memicu
Synchronus
sebagai gerbang AND, rangkaian
asynchronus
sedangkan counter
adalah
dari
mengeluarkan
pemberian
data
JKFF
pada
dilakukan
tetapi clock
pada
masing-
dilakukan
secara
Berdasarkan tabel hasil 3.1 ketika
clock
dijalankan
pulsa
menggunakan 2 buah IC 74LS112
pertama menyebabkan Q0 bergulir
sebagai JK Flip-flop.
dari 0 ke 1 sehingga mnyebabkan
Pencacah (Counter) merupakan
kondisi
keluaran
Kemudian
atau rangkaian sirkuit digital yang
menyebabkan Q0 bergulir dari 1 ke 0
berbentuk chip yang berfungsi untuk
sehinga Q1 akan bergulir dari 0 ke 1
mencacah jumlah pulsa pada bagian
yang mnyebabkan hitungan keluaran
input dan keluarannya dapat berupa
menjadi 010. Kondisi tersebut akan
digit biner dengan saluran tersendiri
berlangsung terus menerus ketika
untuk setiap pangkat dua. Counter
clock diberikan. Berdasarkan hasil
merupakan
yang diperoleh selama praktikum
aplikasi
dari
clock
001.
suatu rangkaian logika (sekuensial)
sebuah
pulsa
menjadi
kedua
dapat disimpukan bahwa praktikum
mnyebabkan
telah berhasil dan sesuai dengan
menjadi 010. Kondisi tersebut akan
referensi.
berlangsung terus menerus ketika
Percobaan rangkaian
kedua
yaitu
asynchronous atas
keluaran
pulsa clock diberikan
counter.
Rangkaian Asynchronous tersusun
hitungan
counter
flip-flop
DAFTAR PUSTAKA
yang
dihubungkan seri. Hasil percobaan
Blocher, R. 2003. Dasar Elektronika.
sama
Yogyakarta : Penerbit ANDI.
dengan
rangkaian
asynchronous counter, hanya saja
Ibrahim, K.F. 1996. Teknik Digital.
pemicu dari rangkaian tergantung
Yogyakarta : Penerbit ANDI.
dari
flip-flop
percobaan
ini
sebelumnya.
Hasil
Kasmawan, Antha.2010. Penuntun
dinyatakan
telah
Praktikum Elektronika 2. Jimbaran :
berhasil dan sesuai dengan referensi.
Unud
Hal ini dibuktikan ketika clock
Kurniawan, Fredly. 2005. Sistem
dijalankan
pulsa
pertama
Digital Konsep & Aplikasi.
menyebabkan Q0 bergulir dari 0 ke 1 sehingga
kondisi
Maini. A. 2007. Digiral Electronics.
keluaran menjadi 001. Kemudian
West Sussex : Penerbit John Wiley &
pulsa clock kedua menyebabkan Q0
Sons.
bergulir dari 1 ke 0 sehinga Q1 akan
Sumarna. 2010. Elektronika Digital.
bergulir
mnyebabkan
Yogyakarta : Gava Media.
dari
0
ke
1
yang
LAMPIRAN Syncronous Counter
Jakarta: Graha Ilmu.
Asyncronous Counter