Arithmatic Logic Unit ALU [PDF]

Citation preview

Arithmatic Logic Unit (Half-Full Adder, Ripple Carry Adder)



1



Kompetensi dasar  Memahami Arithmatic Logic Unit (Half-Full Adder, Ripple Carry



Adder)  Menerapkan operasi aritmatik dan logik pada Arithmatic Logic Unit



Materi Pokok Arithmatic Logic Unit (ALU)  Rangkaian half dan full adder  Rangkaian penjumlah dan pengurang (Ripple Carry Adder)  Arithmatic Logic Unit (TTL ALU)



2



3



4



Arithmatic Logical Unit (machine language)  merupakan



Sirkuit CPU berkecepatan tinggi yang bertugas menghitung dan membandingkan.  ALU terdiri dari dua bagian, yaitu unit aritmatika dan unit logika boolean.  ALU menjalankan operasi penjumlahanan, pengurangan, dan operasioperasi sederhana lainnya pada input-outputnya, dengan demikian memberikan suatu hasil pada register output.  ALU sendiri merupakan suatu kesatuan alat yang terdiri dari berbagai komponen perangkat elektronika termasuk di dalamnya sekelompok transistor, yang dikenal dengan nama logic gate, dimana logic gate ini berfungsi untuk melaksanakan perintah dasar matematika dan operasi logika. Kumpulan susunan dari logic gate inilah yang dapat melakukan perintah perhitungan matematika yang lebih komplit seperti perintah “add” untuk menambahkan bilangan, atau “devide” atau pembagian dari suatu bilangan.



5



Fungsi Arithmetic Logic Unit 1. Melakukan suatu proses data yang berbentuk angka dan logika, seperti data matematika dan statistika 2. Melakukan keputusan dari operasi sesuai dengan instruksi program yaitu operasi logika (logical operation). 3. Melakukan perhitungan aritmatika (matematika) yang terjadi sesuai dengan instruksi program 4. Membantu Control Unit saat melakukan perhitungan aritmatika (ADD, SUB) dan logika (AND, OR, XOR, SHL, SHR)



6



Rangkaian Kombinasional



7



A. 1. 2. 3.



Rangkaian Penjumlahan [ Adder] Half Adder → menjumlahkan dua bit Full Adder [FA] → menjumlahkan tiga bit Pararel Binary Adder → menjumlahkan banyak bit



B. 1. 2. 3.



Rangkaian Pengurangan [Subtractor] Half Subtractor [HS] Full Subtractor [FS] Pararel Subtractor



A. Rangkaian Penjumlahan [ Adder] 1. Half Adder → menjumlahkan dua bit 2. Full Adder [FA] → menjumlahkan tiga bit 3. Pararel Binary Adder → menjumlahkan banyak bit



8



Rangkaian Penjumlahan [Adder] Half Adder ➢ Rangkaian dasar penjumlah yang dipakai untuk menambah 1‐bit bilangan biner dengan masukkan dua input (A dan B) ➢ Rangkaian mempunyai dua keluaran : Sum (hasil jumlah) dan Carry (simpan)



9



Tabel Half Adder → Penjumlahan Setengah Masukan A + B 0 + 0 0 + 1 1 + 0 1 + 1 Penjumlahan digir biner



Keluaran ∑ C0 0 0 1 0 1 0 0 1 Jumlah Di Simpan XOR AND



∑= sum, C0 = Carry out 10



Simbol Half Adder



11



Diagram logika untuk penjumlahanan setengah



B



Rangkaian logika A



B B



1



Persamaan outputnya : Sum = ∑ m [1,2] A 1



AB AB



Rangkaian logikanya



12



= AB + AB =A B Carry = ∑ m [3] = AB



Rangkaian Penjumlahan [Adder] Full Adder [FA] (penjumlahan lengkap)  Rangkaian penjumlah yang dipakai untuk menambahkan 1‐bit bilangan biner dengan masukkan tiga input (A, B dan Cin).



13



Blok diagram : Cin Masukan A



B



C0 = Carry Out FA Penjumlahan Lengkap



A



∑ = Sum



Keluaran C0 = Carry Out



∑ Cin Penjumlahan C0 A A Penjumlahan ∑ B setengah setengah B B C0



Simbol blok 14



∑



C0



Tabel kebenaran Full Adder [FA] No



0 1 2 3 4 5 6 7



15



A 0



Masukan B 0



Keluaran ∑ C0 0 0



Cin 0



1 0 1



0 1 1



0 0 0



1 1 0



0 0 1



0 1 0



0 0 1



1 1 1



1 0 0



0 1 1



1



1 1 Pindahan + B + A



1 Jumlah



1 Carry Out



Cin = Incoming carry, CO = outgoing carry, ∑ = Sum



 Rangkaian penjumlah setengah dan penjumlah



lengkap banyak digunakan sebagai bagian unit logika aritmatik (ALU) dari suatu mikroprosesor. ALU dari mikroprosesor dapat juga mengurangi penggunaan rangkaian penjumlah setengah dan penjumlah lengkap yang sama.  Full adder mengolah penjumlahan untuk 3 bit bilangan atau lebih (bit tidak terbatas), oleh karena itu dinamakan rangkaian penjumlah lengkap 16



Dari tabel diatas dapat dibuat persamaan boolean sebagai berikut



Sum = ∑ m [1,2,4,7] ∑ = A B Cin + A B Cin + A B Cin + A B Cin ∑ = A ⊕ B ⊕ Cin Cin = A B Cin + A B Cin + A B Cin + A B Cin



Dengan menggunakan peta karnaugh, Cin dapat diserhanakan menjadi : Cin = AB + A Cin + B Cin 17



Tabel kebenaran Full Adder [FA] No



0 1 2 3 4 5 6 7 18



A 0 1 0 1 0 1 0 1



Masukan B 0 0 1 1 0 0 1 1



Cin 0 0 0 0 1 1 1 1



Keluaran ∑ C0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1



Cin = Incoming carry, CO = outgoing carry, ∑ = Sum



simbol blok full adder



q 19



20



Rangkaian Penjumlahan [Adder] PARALEL BINARY ADDER Parallel Adder adalah rangkaian Full Adder yang disusun secara parallel dan berfungsi untuk menjumlah bilangan biner berapapun bitnya, tergantung jumlah Full Adder yang diparalelkan.  Diperlukan rangkaian FA sebanyak jumlah bit dari setiap bilangan biner 21



Contoh : penambahan bilangan biner 4 bit



C3 A: B: C3 1



A: B: 1 22



C2 A3 B3 S3



C1 A2 B2 S2



C0 A1 B1 S1



A0 B0 S0



1 1 1 1



1 1 1 0



1 0 0 0



1 1 0



Untuk melakukan proses itu diperlukan rangkaian paralel biner adder 4 bit



23



B. Rangkaian Pengurangan [Subtractor]



1. Half Subtractor [HS] 2. Full Subtractor [FS] 3. Pararel Subtractor



24



B.1. Half Subtractor [HS]



Digunakan untuk mengurangi dua bilangan pada tingkat pertama (masing‐masing 1‐bit) Rangkaian mempunyai dua keluaran :  Difference (D) : selisih  Borrow (B): pinjam Bilangan pengurang (Subtrahend): Z Bilangan yang dikurangi (Minuend):Y



25



• Tabel kebenaran HS No



0 1 2 3



Input



Output



Y 0



Z 0



D 0



B 0



0 1 1



1 0 1



1 1 0



1 0 0



• Persamaan output HS D = ∑ m [1,2] = Y Z + Y Z =Y ⊕ Z B = ∑ m [1] = Y Z 26



• Rangkaian logika Y Z



D



B



27



B.2. Full Subtractor [FS]



Pada tingkat kedua dan seterusnya, akan diperkurangkan tiga buah bilangan karena ada kemungkinan timbulnya borrow dari tingkat yang lebih rendah



28



• Tabel kebenaran FS No



0 1 2 3 4 5 6 7 29



Y 0 0 0 0 1 1 1 1



Input Z 0 0 1 1 0 0 1 1



Bin 0 1 0 1 0 1 0 1



Output D Bo 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1



Bin = Borrow input D = Deference Bo = Borrow output



Persamaan output FS D = ∑ m [1,2,4,7] = Y ⊕ Z ⊕ Bin Bo = ∑ m [1,2,3,7] = Y Z + ZBin + YBin Rangkaian Logika FS



30



B.3. Paralel Subtractor



Digunakan untuk pengurangan bilangan biner beberapa bit Diperlukan rangkaian FS sebanyak jumlah bit dari setiap bilangan biner



31



Contoh : penambahan bilangan biner 4 bit Y : Y3 Z : Z3 D3 Y: Z:



32



a



B3 Y2 Z2 D2



B2 Y1 Z1 D1



B1 Y0 Z0 D0



1 1 0



1 0 0



0 1 1



1 1 0



Paralel subtractor Untuk melakukan proses itu diperlukan rangkaian paralel binary subtractor 4‐bit



33



Ripple Carry Adder



34



35