Laporan Praktikum 14 - Muhammad Alfi Syahrial (191344018) [PDF]

Citation preview

PERCOBAAN MEMBUKTIKAN PERSAMAAN ALJABAR BOOLEAN LAPORAN disusun memenuhi tugas praktikum Elektronika Digital



oleh



Thaskia Qolbi Junjunan 221344061



Tanggal Percobaan: Kamis, 26 Januari 2023 Tanggal Penyerahan: Rabu, 07 Februari 2023



Instruktur: 1. Ferry Satria, BSEE., M.T. 2. Rahmawati Hasanah, S.ST., M.T.



PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI JURUSAN TEKNIK ELEKTRO POLITEKNIK NEGERI BANDUNG 2023



A. TUJUAN 1. Mahasiswa dapat memahami persamaa Boolean dari rangkaian gerbang logika dasar 2. Mahasiswa mampu merangkai dan menguji rangkaian untuk membuktikan kebenaran hukum – hukum Boolean B. LANDASAN TEORI Aljabar Boolean merupakan rumusan matematika untuk menjelaskan sebuah hubungan logika antara fungsi dan pensaklaran digital. Selain itu Aljabar Boolean adalah sebuah persamaan yang menyatakan hubungan antara input dan output dari sebuah rangkaian logika. Aljabar Boolean memiliki 3 operasi dasar yaitu OR, AND dan NOT. Tiga operasi dasar ini disebut operasi logika. Rangkaian digital disebut sebagai gerbang logika yang dibangun dari diode, transistor, dan resistor yang dihubungkan sehingga output rangkaian merupakan hasil dari operasi logika (OR, AND, NOT) yang dilakukan pada input. Aljabar Boolean didasari pada penerapan aturan hubungan antara nilainilai matematis yang dibatasi pada dua nilai yaitu true dan false yang kemudian disimbolkan sebagai angka 1 dan 0 dimana 0 disebut elemen zero, sedangkan 1 disebut elemen unit. Aljabar Boolean adalah aljabar yang terdiri atas himpunan B yang memiliki dua operator biner yaitu: + (penjumlahan) dan • (perkalian)



C. ALAT DAN BAHAN 1. Power Supply 5 V 2. Protoboard 3. Kabel Jumper 4. Kabel Banana 5. LED 6. Resistor 330 ohm 7. IC dari gerbang logika (7408), (7432), (7404) 8. Multimeter D. LANGKAH KERJA 1. Buka software Proteus 8 lalu buat new project, 2. siapkan alat dan bahan yang akan digunakan dengan menekan tombol P untuk memilih perangkat yang tersedia atau dengan memilih dari menu yang ada di sebelah kiri, 3. susun rangkaian pengali Signed Magnitude dan Unsigned Magnitude dengan memanfaatkan gerbang AND, dan gerbang X-OR dengan input dari kedua Sign Bit masing-masing data, serta IC Full Paralel Adder 7483 dan dengan ketentuan berikut, 3.1 gunakan LogicState pada pin input (nomor pin menyesuaikan), 3.2 pasang resistor pada pin output, dengan sisi satunya disambungkan dengan kaki positif LED, dan sambungkan kaki negatif LED ke ground, 4. jalankan simulasi pada proteus dengan menekan tombol “play” yang ada di



pojok kiri bawah, 5. kombinasikan LogicState pada pin input untuk menguji hasil penghitungan dari persamaan yang diberikan. E. ANALISIS 1. Rancang suatu rangkaian pengali 4bit untuk mengalikan 2 data biner tidak bertanda. Berikut rangkaian pengali biner tak bertanda 4bit:



Gambar 5 Rangkaian Pengali Biner Tidak Bertanda 4bit



Tabel Uji Rangkaian: No. Data Hasil



1.



0x0



0



2.



3x4



12



3.



2x3



6



4.



9x5



45



Pembuktian Praktikum



5.



12x6



72



6.



5x11



55



7.



10x15



150



8.



9x9



81



9.



14x0



0



10.



15x15



225



Analisis: a) Pengujian Data Uji 1 0 = 0000 0 = 0000



b) Pengujian Data Uji 2 3 = 0011 4 = 0100



0000 0000 x 0000 0000 0000 0000 + 0000000



00000000 = 0



0011 0100 x 0100 0100 0000 0000 + 0001100



00001100 = 12



c) Pengujian Data Uji 4 9 = 1001 5 = 0101



d) Pengujian Data Uji 6 5 = 0101 11 = 1011



e) Pengujian Data Uji 10 15 = 1111 15 = 1111



1001 0101 x 1001 0000 1001 0000 + 0101101



00101101 = 45



0101 1011 x 0101 0101 0000 0101 + 0110111



00110111 = 55



1111 1111 x 1111 1111 1111 1111 + 11100001



11100001 = 225



Berdasarkan pengujian data yang telah dilakukan, terdapat 10 dari 10 data uji yang memiliki kesesuaian antara percobaan secara praktikum dalam hal ini menggunakan software simulasi Proteus dengan penghitungan secara teori yang telah dipaparkan di atas. Untuk pembuktian penghitungan secara teori digunakan 5 sampel data uji yang dipilih secara acak (nomor data uji tertera) dan cukup untuk merepresentasikan data uji yang lain. 2. Rancang suatu rangkaian pengali 5bit untuk mengalikan 2 data biner tidak bertanda.



Berikut rangkaian pengali biner tidak bertanda 5bit:



Gambar 6 Rangkaian Pengali Biner Tidak Bertanda 5bit



Tabel Uji Rangkaian: No. Data Hasil



1.



4x0



0



2.



3x5



15



Pembuktian Praktikum



3.



7x8



56



4.



6x10



60



5.



8x8



64



6.



11x9



99



7.



15x15



225



8.



26x22



572



9.



27x14



378



10.



31x31



961



Analisis: a) Pengujian Data Uji 1 4 = 00100 0 = 00000



b) Pengujian Data Uji 2 3 = 00011 5 = 00101



c) Pengujian Data Uji 4 6 = 00110 10 = 01010



d) Pengujian Data Uji 6 11 = 01011 9 = 01001



00100 00000 x 00000 00000 00000 00000 00000 + 000000000



0000000000 = 0



00011 00101 x 00011 00000 00011 00000 00000 + 000001111



0000001111 = 15



00110 01010 x 00000 00110 00000 00110 00000 + 000111100



0000111100 = 60



01011 01001 x 01011 00000 00000 01011 00000 + 001100011



0001100011 = 99



e) Pengujian Data Uji 10 31 = 11111 31 = 11111



11111 11111 x 11111 11111 11111 11111 11111 + 001100011



1111000001 = 961



Berdasarkan pengujian data yang telah dilakukan, terdapat 10 dari 10 data uji yang memiliki kesesuaian antara percobaan secara praktikum dalam hal ini menggunakan software simulasi Proteus dengan penghitungan secara teori yang telah dipaparkan di atas. Untuk pembuktian penghitungan secara teori digunakan 5 sampel data uji yang dipilih secara acak (nomor data uji tertera) dan cukup untuk merepresentasikan data uji yang lain. 3. Rancang suatu rangkaian pengali 4bit untuk mengalikan 2 data biner bertanda (Signed Magnitude Numbers Multiplier). Berikut rangkaian pengali biner bertanda 4bit:



Gambar 7 Rangkaian Pengali Biner Bertanda 4bit



Tabel Uji: No. Data



Hasil



1.



(-2) x (+3)



(-6)



2.



(-5) x (-5)



(+25)



3.



(+2) x (-7)



(-14)



4.



(+6) x (+2)



(+12)



Pembuktian Praktikum



5.



(-6) x (+1)



(-6)



6.



(+7) x (+7)



(+49)



7.



(-7) x (+0)



(-0)



8.



(+7) x (+0)



(+0)



9.



(-5) x (+5)



(-25)



10.



(+6) x (+7)



(+42)



Analisis: a) Pengujian Data Uji 1 -2 = 1010 +3 = 0011



b) Pengujian Data Uji 2 -5 = 1101 -5 = 1101



010 011 x 010 010 000 + 00110



Sign Bit: 1 + 0 = 1



101 101 x 101 000 101 + 11001



Sign Bit: 1 + 1 = 0



1000110 = (-6)



0011001 = (+25)



c) Pengujian Data Uji 4 +6 = 0110 +2 = 0010



d) Pengujian Data Uji 6 +7 = 0111 +7 = 0111



e) Pengujian 5 +6 = 0110 +7 = 0111



110 010 x 000 110 000 + 01100



Sign Bit: 0 + 0 = 0



111 111 x 111 111 111 + 110001



Sign Bit: 0 + 0 = 0



110 111 x 000 111 111 + 101010



Sign Bit: 0 + 0 = 0



0001100 = (+12)



0110001 = (+49)



0101010 = (+42)



Berdasarkan pengujian data yang telah dilakukan, terdapat 10 dari 10 data uji yang memiliki kesesuaian antara percobaan secara praktikum dalam hal ini menggunakan software simulasi Proteus dengan penghitungan secara teori yang telah dipaparkan di atas. Untuk pembuktian penghitungan secara teori digunakan 5 sampel data uji yang dipilih secara acak (nomor data uji tertera) dan cukup untuk merepresentasikan data uji yang lain. Untuk rangkaian pengali biner bertanda di atas adalah modifikasi dari rangkaian biner tidak bertanda, yaitu dengan menambahkan gerbang X-OR dengan input berupa kedua Sign Bit dari bilangan/data yang akan dikalikan, dan dengan sisi output dari gerbang ini akan langsung menjadi Sign Bit untuk bilangan outputnya. F. KESIMPULAN Jadi, dari praktikum atau percobaan yang telah dilakukan, kita dapat menyimpulkan bahwa semua hasil dari tabel data uji praktikum di atas telah terbukti sesuai dengan teori yang ada. Kemudian kita dapat memahami konsep IC paralel full adder, mendesain rangkaian pengali biner bertanda (sign



magnitude) ataupun tidak bertanda. Lalu menerapkannya atau mengimplementasikan konsep rangkaiannya ke dalam praktikum baik menggunakan software Proteus maupun dengan menggunakan komponen riil. Untuk membuat sebuah rangkaian pengali biner tidak bertanda digunakan gerbang logika AND untuk setiap bit bilangan yang akan dikalikan dimulai dari LSB hingga MSB, dan untuk membuat rangkaian pengali biner tidak bertanda yaitu dengan menempatkan gerbang logika X-OR pada Sign Bit dari kedua bilangan dan outputnya akan menjadi Sign Bit untuk bilangan output/hasilnya. Kemudian gerbang-gerbang logika AND tersebut dimasukkan ke kaki-kaki IC 7483. Apabila hasil output dari rangkaian yang telah didisain ke Proteus sesuai dengan tabel data uji yang ada dan telah dibuktikan secara penghitungan teori, maka persamaan tersebut telah terbukti keselarasannya dan kebenarannya. Rangkaian pengali biner bertanda dan tidak bertanda ini dapat digunakan untuk menghitung perkalian biner baik 2bit, 3bit, 4bit, 5bit, bahkan lebih jika dilakukan pengembangan lebih lanjut. Pengujian rangkaian ini dilakukan dengan menggunakan LogicState pada kaki-kaki input dan bantuan LED yang dipasang pada kaki output, apabila LED menyala maka output akan bernilai bit 1 dan jika tidak menyala maka output akan bernilai bit 0.



DAFTAR PUSTAKA ETechnoG. 2019. IC 7483 Pin Diagram, Truth Table, Applications. https://www.etechnog.com/2019/10/ic-7483-pin-diagram-truth-table.html. (Diakses pada 02 Februari 2021) Harianja Uniks. 2015. Perkalian dan Pembagian Bilangan Biner. Perkalian dan Pembagian Bilangan Biner - Harianja Uniks (uniksharianja.com) . (Diakses pada 02 Februari 2021) PENS. 2015. Rangkaian Aritmetika Digital Lanjut. http://prima.lecturer.pens.ac.id/ElkaDigit1/Modul9.pdf. (Diakses pada 02 Februari 2021) Wikipedia. 2017. Pengganda Biner. Pengganda biner - Wikipedia bahasa Indonesia, ensiklopedia bebas. (Diakses pada 02 Februari 2021)