Tugas Chapter 7 [PDF]

Citation preview

Organisasi dan Arsitektur Komputer Latihan Chapter 7 “RANGKAIAN SEKUENSIAL”



Oleh : Nama : M. Habil NIM : 20076052



DOSEN : Dr. Dedy Irfan, S.Pd, M.Kom



Pendidikan Teknik Informatika Fakultas Teknik Universitas Negeri Padang 2021



1. Apakah pengertian rangkaian sekuensial (sequential circuit)? Bentuk khusus dari rangkaian kombinasional,yang nilai keluaran sebelumnya menjadi masukan yang nilai ini disimpan pada suatu penyimpana yang disebut register.Status rangkaian sekuensial diset dalam rangkaian variabel yang disebut variabel status yang mengandung skema informasi tentang kondisi sebelumnya untuk menjelaskan perilaku rangkaian yang akan datang. 2. Apakah perbedaan rangkaian sekuensial dari rangkaian kombinasional? Rangkaian sekuensial memiliki kemampuan untuk menggambarkan perilaku sistem yang dipengaruhi oleh sinyal masuk dan nilai status/kondisi sebelumnya ,kemampuan menyimpan status sebelumnya adalah pembeda dari kedua rangkaian tersebut. 3. Jelaskan gamb ar skema rangkaian sekuensial berikut!



Pada rangkaian sekuensial terdapat sejumlah m masukan ditambah sejumlah i masukan dari keluaran sebelumnya.Jumlah keluaran rangkaian sekuensial adalah n buah keluaran ditambah j buah keluaran yang nilainya disimpan sementara dalam register status. 4. Bagaimana keterkaitan antara rangkaian kombinasional dan sekuensial? Bisa dibilang bahwa rangkaian sekuensial adalah bagian dari rangkaian kombinasional dengan kasus khusus.Rangkaian sekuensial adalah bentuk penyempurnaan dari rangkaian kombinasional ,karena pada rangkaian kombinasional terdapat kelemahan yaitu tidak adanya pernyimpanan terhdadap hasil keluaran sebelumnya, maka pada rangkaian sekuensial di sempurnakan dengan adanya penyimpanan (register) 5. Jelaskan konsep clock! Clock dimasukan pada sisi masukan agar bekerja dalam tenggang tempo yang bersamaan. Jadi kendali clok ini yang mebuat kerja flip flop stabil.Clock (detak) adalah pulsa yang senantiasa berubah nilainya dari 0 ke 1 atau sebaliknya.



6. Jelaskan pemicu tepi dalam menhgubah nilai keluaran! Pemicu tepi disebabkan adanya perubahan detak. Disaat terjadi perubahan detak dari 0 ke 1 maka gerbang-gerbang akan aktif dan nilai D akan masuk ke dalam flip flop.Perubahan flip flop yang dipicu oleh perubahan tegangan detak dari 1 ke 0,karena flip flop bereaksi disaat detak berubah keadaan. 7. Apakah Pengertian kondisi pacu (race condition) ? Jika SR bernilai 11 ,kondisi ini menyebabkan keluaran Q tidak pasti, tergantung sinyal mana yang datang lebih cepat. Karena nilai Q tidak pasti maka kondisi ini tidak digunakan.Kondisi QQ’ bernila 00 terjadi pada saat perpindahan dari nilai SR 01 ke -10 8. Mengapa flip flop SR jarang digunakan untuk pembuatan komponen register ? Hal ini karena flip flop SR tidak memungkinkan untuk menyimpan data sebagai sel memori.Kondisi flip flop SR yang terkadang keluaran Q tidak pasti jadi SR harus di modifikasi terlebih dahulu dengan melakukan pengaturan pada nilai S dan R agar menghasilkan keluaran yang berkebalikan. 9. Apakah tujuan adanya flip flop JK master slave Agar kerja flip flop JK lebih stabil maka digabungkan duah buah flip flop JK,yang pertama disebut master dan yang kedua disebut slave. 10. Diantara beberapa flip flop manakah yang cocok untuk dijadikan sel memori? Flip Flop Data ( D-Flip Flop) 11. Mengapa flip flop T disebut flip flop Toggle? Hal ini karena perbedaan saat JK bernilai 11 yang menyebabkan kondisi keluaran berubahubah.Nah perubahan ini dicapai saat keluaran Q bernilai 1. 12. Apakah yang terjadi pada flip flop yang memiliki pemicu detak, jika detak bernilai 0? Pada saat detak bernilai 0 tidak ada perubahan sinyal masuk ke dalam flip flop. 13. Apa yang dimaksud Kondisi don’t care ? Kondisi ini adalah disaat implicant utama,atau masukan rangkaian prioritas aktif maka masukan yang tidak pada rangkaian prioritas di abaikan. 14. Apa yang dimaksud Edge triggering Perubahan flip flop yang dipicu oleh perubahan tegangan detak dari 1 ke 0, karena flip flop bereaksi pada saat detak berubah keadaan. 15. Jelaskan bagaimana pembentukan flip flop JK dari flip flop SR ? Karena pada flip flop SR adanya kondisi pacu yang tidak bisa terdeteksi, maka pada flip flop JK dibuat jalur balik dari masing-masing keluaran Q dan Q’ menuju gerbang masukan



NAND.Pada umumnya cara kerja flip flop SR dan flip flop JK itu sama yang membuat perbedaan antara keduanya karena adanya jalur balik flip flop JK. 16. Jelaskan aliran sinyal pada flip flop JK ? Pada flip flop JK ada namanya sinyal naik(positif) dan turun(negatif), jadi pada saat sinyal pendetak berada pada posisi naik maka master dan slave yang mulanya aktif menjadi tidak aktif,pada saat sinyal pendetak turun maka master dan slave yang mulanya tidak aktif akan menjadi aktif. 17. Buatlah tabel kebenaran berdasarkan aliran sinyal flip flop JK tersebut! 18. Jelaskan gambar diagram detak waktu flip flop JK berikut ini! Pada saat CK naik bernilai 1 maka kondisi keluaran Q ditentukan oleh masukan JK.Kondisi set(keluaran bernilai 1) tercapai pada saat JK bernilai 10.Kondisi reset (keluaran bernilai 0)tercapai pada saat JK bernilai 01.Pada flip flop JK tidak ada lagi kondisi pacu .Pada saat JK bernilai 11 maka keluaran Q akan berubah-ubah pada setiap detak nya. 19. Jelaskan tahapan pembuatan FSM ? 1. Deskripsikan rangkaian sekuensial Kita harus menjabarkan atau mendeskripsikan terlebih dahulu rangkaian sekuensial yang akan diubah menjadi FSM. Karena dengan di deskripsikan lebih memudahkan kita untuk membuatkan tabel kebenaran nya. 2. Pembuatan tabel kebenaran yang memepresentasikan rangkaian Setelah dijabarkan mengenai rangkaian sekueensial ,maka kita bisa menurunkan tabel kebenaran sesuai keadaan yang terdapat pada tabel kebenaran tersebut. 3. Pembuatan diagram status FSM berdasarkan tabel kebenaran Setelah langkah 1 dan 2 selesai nah kita bisa langsung membuat FSM dari rangkaian sekuensial berdasarkan tabel kebenaran yang sudah kita buat. 20. Tahapan pembuatan rangkaian kominasional ? 1. Deskripsi masalah yang harus diselesaikan Jadi terlebih dahulu kita harus memiliki setidak nya 4 kasus yang harus di selesaikan agar bisa dijabarkan untuk pembuatan rangkaian sekuensial. 2. Mempresentasikan masalah dalam bentuk finite state machine,FSM Setelah masalah dideskripsikan maka kita dapat memodifikasikan kedalam bentuk FSM sesuai dengan deskripsi pada kasus yang ada 3. Dibuat tabel kebenaran berdasarkan diagram FSM



Dari diagram FSM kita bisa mentransisikan menjadi tabel kebenaran , dengan memahami kembali dan membaca teliti untuk membuat tabel kebenaran 4. Penyederhanaan tabel kebenaran untuk mendapatkan fungsi rangkaian yang paling sederhana Dari tabel kebenaran tadi ,selanjutnya dapat di buatkan persaman dan dilakukan penyederhanaan,karena semakin sederhana sebuah persamaan dapat memudahkan dalam membuat sebuah rangkaian 5. Pembuatan rangkaian sekuensial Setelah 4 langkah diatas dilakukan dengan tepat dan teliti maka dapat dibuat rangkaian sekuensial.