Aritmetika Dasar-Dikonversi [PDF]

Citation preview

“Aritmatika Dasar”



Nama Kelas NRP Dosen Mata Kuliah



: : : : :



Hari/Tgl.Pertemuan :



Ahmad Hilal E. P. 1 – D4 Teknik Komputer A 3221600025 Reni Soelistijorini B.Eng, MT Rangkaian Logika 1 Rabu, 6 Oktober 2021 1



PERCOBAAN 6. RANGKAIAN ARITMETIKA DIGITAL DASAR



UUUU



TUJUAN: Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu



 Memahami rangkaian aritmetika digital : adder dan subtractor  Mendisain rangkaian adder dan subtractor (Half dan Full) berdasarkan Tabel Kebenaran yang diketahui



UUUU



PERALATAN: Logic Circuit Trainer KL



UUUU



TEORI: Rangkaian aritmetika digital dasar terdiri dari dua macam : Adder, atau



rangkaian penjumlah, berfungsi menjumlahkan dua buah bilangan yang telah dikonversikan menjadi bilangan-bilangan biner, dan Subtraktor, atau rangkaian pengurang, yang berfungsi mengurangkan dua buah bilangan.



UUUU



1. HALF ADDER Sebuah rangkaian Adder terdiri dari Half Adder dan Full Adder. Half Adder



menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (sum) dan nilai lebihnya (carry-out). Half Adder diletakkan sebagai penjumlah dari bit-bit terendah (Least Significant Bit). Blok Diagram dari sebuah rangkaian Half Adder ditunjukkan pada Gambar 6.1.



2



INPUT



Half Adde r







CO B



B



B



OUTPUT



A



Gambar 6.1. Blok Diagram Half Adder Prinsip kerja Half Adder ditunjukkan pada Gambar 6.2.



Cin



Cin A1



A0



+



B1



B0



2



1 + Cout



0 + Cout



Gambar 6.2. Prinsip Kerja Half Adder Sebuah Half Adder mempunyai Tabel Kebenaran seperti pada Tabel 6.1. Tabel 6.1. Tabel Kebenaran Half Adder A0 0 0 1 1



B0 0 1 0 1



0 0 1 1 0



Cout 0 0 0 1



Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.3.



A0 B0 BBB



BBB



 =0 0AB0 0+A B 0 BBB



BBB



BBBBB



BBBBBB



BBBBBB



BBB



BBB



BBB



 0 =A 0 B 0 +A 0 B 0



BBB



BBB



BBB



BBB



BBB



BBB



BBB



BBB



C OUT =A 0 B 0 BBB



BBB



BBB



BBB



BBB



BBB



BBB



BBB



BBB



Gambar 6.3. Rangkaian Half Adder UUUU



2. FULL ADDER Sebuah Full Adder menjumlahkan dua bilangan yang telah dikonversikan



menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dijumlahkan. Full Adder sebagai penjumlah pada bit-bit selain yang terendah. Full Adder menjumlahkan dua bit input ditambah dengan nilai Carry-Out dari penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan (Sum) dan bit kelebihannya (carry-out). Blok diagram dari sebuah full adder diberikan pada Gambar 6.4.



B CI BBB



Full Adde r







CO BBB



OUTPUT



INPUT



A



BB



B



Gambar 6.4. Blok Diagram Full Adder Tabel Kebenaran untuk sebuah Full Adder diberikan pada Tabel 6.2.



Tabel 6.2. Tabel Kebenaran Full Adder



A1



B1



CIN



1



Cout



0



0



0



0



0



0



0



1



1



0



0 0 1 1 1 1



1 1 0 0 1 1



0 1 0 1 0 1



1 0 1 0 0 1



0 1 0 1 1 1



Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.5. 1



A1 B1 CIN



COUT



Gambar 6.5. Rangkaian Full Adder



UUUU



1. HALF SUBTRACTOR Sebuah rangkaian Subtractor terdiri dari Half Subtractor dan Full Subtractor.



Half Subtractor mengurangkan dua buah bit input, dan menghasilkan nilai hasil pengurangan (Remain) dan nilai yang dipinjam (Borrow-out). Half Subtractor diletakkan sebagai pengurang dari bit-bit terendah (Least Significant Bit). Blok



R



A



INPUT



Half Subtractor BO



B



OUTPUT



Diagram dari sebuah rangkaian Half Subtractor ditunjukkan pada Gambar 6.6.



Gambar 6.6. Blok Diagram Half Subtractor Prinsip kerja Half Subtractor ditunjukkan pada Gambar 6.7.



Bin -



Bin A1



A0



B1



B0



R1 + Bout



R0 + Bout



Gambar 6.7. Prinsip Kerja Half Subtractor Sebuah Half Subtractor mempunyai Tabel Kebenaran seperti pada Tabel 6.3.



Tabel 6.3. Tabel Kebenaran Half Subtractor



A0



B0 0



0 0 1 1



R0 1 0 1



0 1 1 0



Bout 0 1 0 0



Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.8. A0 R0 =A0B0+A0B0 B0



BOUT =A0B0



Gambar 6.8. Rangkaian Half Subtractor UUUU



4. FULL SUBTRACTOR Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikonversikan



menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out dari pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan (Remain) dan bit pinjamannya (borrow-out). Blok diagram dari sebuah full subtractor diberikan pada Gambar 6.9.



R Full Subtractor



B



BO BBB



BI BBB



B



OUTPUT



INPUT



A



BB



Gambar 6.9. Blok Diagram Full Subtractor Tabel Kebenaran untuk sebuah Full Subtractor diberikan pada Tabel 6.4. Tabel 6.4. Tabel Kebenaran Full Subtractor A1



B1



BIN



R1



Bout



0



0



0



0



0



0



0



1



1



1



0 0 1 1 1 1



1 1 0 0 1 1



0 1 0 1 0 1



1 0 1 0 0 1



1 1 0 0 0 1



Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.10. A1 B



R1 BBB



BBB



BBB



BI BBB



B OUT BBB



BBB



Gambar 6.10. Rangkaian Full Subtractor



UUUU



PROSEDUR :



1. Menggunakan Trainer ITF-02 atau DL-02, implementasikan rangkaian Half Adder, seperti pada Gambar 6.3. Buat Tabel Kebenarannya. A 0 0 1 1



B 0 1 0 1



X 0 1 1 0



C out 0 0 0 1



2. Seperti pada prosedur 1, implementasikan rangkaian Full Adder, seperti Gambar 6.5. Buat Tabel Kebenarannya. A 0 0 0 0 1 1 1 1



B 0 0 1 1 0 0 1 1



C in 0 1 0 1 0 1 0 1



X 0 1 1 0 1 0 0 1



C out 0 0 0 1 0 1 1 1



3. Seperti prosedur 1, implementasikan rangkaian Half Subtractor, seperti Gambar 6.8. Buat Tabel Kebenarannya. A 0 0 1 1



B 0 1 0 1



R 0 1 1 0



B out 0 1 0 0



4. Seperti prosedur 1, implementasikan rangkaian Full Subtractor, seperti Gambar 6.10. Buat Tabel Kebenarannya.



A 0 0 0 0 1 1 1 1



B 0 0 1 1 0 0 1 1



B in 0 1 0 1 0 1 0 1



R 0 1 1 0 1 0 0 1



B out 0 0 0 1 0 1 1 1



UUUU



TUGAS : 1. Dengan menggunakan Tabel Kebenaran yang telah didapatkan dari percobaan, buat Kmap untuk masing-masing Rangkaian Aritmetika (Half Adder, Full adder, Half Subtractor dan Full Subtractor). Dari K-map, dapatkan persamaan sederhananya. Kemudian gambarkan rangkaiannya, sesuai dengan persamaan yang didapat. Bandingkan hasilnya dengan rangkaian awal (yang anda rangkai pada Trainer).



~Half Adder



~Full adder



~Half Subtractor



~Full Subtractor



2. Ubahlah rangkaian Half dan Full Adder hanya dengan gerbang NAND saja. ~Half adder



~Full adder



3. Ubahlah rangkaian Half dan Full Subtractor hanya dengan gerbang NOR saja. ~Half Subtractor



~Full Subtractor



Analisa:



Kesimpulan: